LevelX NAND页与SPARE区关系
这两天在移植levelx，使用threadx+levelx+filex的方式通过SPI管理W25QXXflash（最小读写单元为4KB），在查找大量资料及介绍后，并未能找到NAND页与SPARE区之间的物理地址对应关系，疑惑如下：1，在官方提供的例程里，在RAM内开辟一块区域用于模拟外部FLASH存储，他的NADN页之后紧跟SPARE区。在LevelX使用手册中定义1个NAND页的大小为256/512/2048。且每块的第一页用于记录擦写次数等信息。若果我们将NAND页定义为2048，每个NAND页后跟1个SPARE区（64byte），这样是否会造成（2048+64）=2112~4095这部分资源的浪费？？或者定义NAND页为4096后跟64byte的SPARE区，这样一个读写单元（4KB）刚好为1个NAND页，但是否是需要使用第2个页来单独装载SPARE区。。。:'(
我想搞清楚下NAND页与SPARE区在物理地址下的对应关系？？
手册写的是常见的几种页大小，你的NAND是4096的话，应该也支持才对，可以试试是否正常。
页:
[1]