硬汉嵌入式论坛's Archiver
首页
›
ZYNQ/FPGA/CPLD
› 组合逻辑电路(4)--------算数运算(加法器)
eric2013
发表于 2013-9-15 20:23:27
组合逻辑电路(4)--------算数运算(加法器)
半加器和全加器是算术运算电路中的基本单元, 他们是完成一位二进制数相加的一种组合逻辑电路。
4.1Verilog例子
4.1.1.模为 60 的 BCD 码加法计数器
4.1.2.加法计数器中的进程
4.1.2.8 位并行加法器
页:
[1]
查看完整版本:
组合逻辑电路(4)--------算数运算(加法器)