时序逻辑电路（1）----------锁存器
锁存器是一种对脉冲电平敏感的存储单元电路，他们可以在特定输入脉冲电平作用下改变状态 。
D锁存器
【例5.14】隐含锁存器举例
module buried_ff(c,b,a);
output c;
input b,a;
reg c;
always @(a or b)
begin
if((b==1)&&(a==1))c=a&b;
end
endmodule
【例9.18】电平敏感的1位数据锁存器
module latch_1(q,d,clk);
output q;
input d,clk;
assign q = clk ? d : q; //时钟信号为高电平时，将输入端数据锁存
endmodule
【例9.19】带置位和复位端的1位数据锁存器
module latch_2(q,d,clk,set,reset);
output q;
input d,clk,set,reset;
assign q = reset ? 0 : (set ? 1 : (clk ? d : q));
endmodule
【例9.20】8位数据锁存器
module latch_8(qout,data,clk);
output qout;
input data;
input clk;
reg qout;
always @(clk or data)
begin
if (clk) qout<=data;
end
endmodule
【例11.4】频率计锁存器模块
module latch_16(qo,din,load);
output qo;
input din;
input load;
reg qo;
always @(posedge load)
beginqo=din;end
endmodule
页:
[1]