wakou 发表于 2020-4-2 22:11:25

RL-TCPnet 持续停在while (ETH->DMABMR & DBMR_SR)

本帖最后由 wakou 于 2020-4-2 22:26 编辑

V5的开发板，用的是DM9162，一直停在while (ETH->DMABMR & DBMR_SR)，直接用V5的例程也是一样，请问可能会是什么问题？

eric2013 发表于 2020-4-2 22:51:29

大概率板子坏了，你的板子应该是很久以前的，新板子出现这种情况的概率非常小，因为都做过出厂测试。
这里有新版的测试下看看：

新版RL-TCPnet V7.X网协议栈和物联网教程开始更新，配RTX5和FreeRTOS两版本，更新至第14章（2020-01-19）
http://www.armbbs.cn/forum.php?mod=viewthread&tid=95243&fromuid=58
(出处: 硬汉嵌入式论坛)


还有LwIP的也确认下看看，是不是板子坏了：

LwIP网络教程开始更新，使用MDK的RTE环境开发，配套RTX5和FreeRTOS两个版本，更新至第7章（2019-12-12）
http://www.armbbs.cn/forum.php?mod=viewthread&tid=95874&fromuid=58
(出处: 硬汉嵌入式论坛)


wakou 发表于 2020-4-2 23:17:37

是比较久的板子了，这几天想搞个小项目才拿出来用，那我更新一些环境，用V7.X的例程试试，感谢！

fallon 发表于 2020-11-21 09:14:20

wakou 发表于 2020-4-2 23:17
是比较久的板子了，这几天想搞个小项目才拿出来用，那我更新一些环境，用V7.X的例程试试，感谢！

搞清楚什么问题了没有？我最近自己画了个板子也是出现这个问题（复位MAC不成功），还没搞清楚什么状况

fallon 发表于 2020-11-25 16:07:44

fallon 发表于 2020-11-21 09:14
搞清楚什么问题了没有？我最近自己画了个板子也是出现这个问题（复位MAC不成功），还没搞清楚什么状况

还是时钟的问题，时钟调好就好了

eric2013 发表于 2020-11-26 08:56:48

fallon 发表于 2020-11-25 16:07
还是时钟的问题，时钟调好就好了

感谢告知最终原因，看来之前的判断是对的，卡在这个地方，时钟原因居多。

troy_xiao 发表于 2020-12-1 10:01:33

各位大佬好~我也是自己做的板子，遇到了一样的问题，但是通过debug看了时钟，好像都是对的，sysclk = 180M，hclk90M，p1，p2 = 45m、22.5m，测量外部晶振也是25M，还有哪些地方要注意吗？

troy_xiao 发表于 2020-12-1 10:03:17

用的是429+LAN8720A

yxjROBOT 发表于 2024-1-12 16:00:07

我也遇到了同样的问题 用的F429配的DM9162跑到这一步就卡住了，请问我要做什么测试来找出问题在哪呢

yxjROBOT 发表于 2024-1-12 16:12:53

我也遇到这一步卡住，用的F429配DM9162EP，是照着别人的原理图画了一个板子，已经排除了芯片引脚短路开路的原因，DM9162也换了一个了，还是卡在这里

eric2013 发表于 2024-1-13 08:57:08

yxjROBOT 发表于 2024-1-12 16:12
我也遇到这一步卡住，用的F429配DM9162EP，是照着别人的原理图画了一个板子，已经排除了芯片引脚短路开路的 ...

测试下晶振正常不。

yxjROBOT 发表于 2024-1-16 15:20:46

晶振是正常的，今天又换了一个新的晶振 ，还是卡在楼主这一步 下不去。
页: [1]
查看完整版本: RL-TCPnet 持续停在while (ETH->DMABMR & DBMR_SR)