into 发表于 2024-2-5 00:07:05

Cortex-A7 Cache资料

各位大佬好：
本人最近在研究A7（stm32mp135）内核的Cache，我手上没找到什么资料，只有A7内核里面提到一些cache和mmu的资料。还是很多不明白。对比M7我发现还是有几个点不一样，比如A7是有两级缓存（L1和L2）的。
St官网里面的配置和M7的配置也有很大区别。
希望大佬们有资料可以分享一下，感激不尽！！

eric2013 发表于 2024-2-5 09:22:59

A9的我研究过一段时间，内容太多了。

ZYNQ双核A9的L1 Cache介绍，初步来看和M7的Cache差不多
https://www.armbbs.cn/forum.php?mod=viewthread&tid=109727&fromuid=58
(出处: 硬汉嵌入式论坛)

into 发表于 2024-2-5 09:38:13

eric2013 发表于 2024-2-5 09:22
A9的我研究过一段时间，内容太多了。

ZYNQ双核A9的L1 Cache介绍，初步来看和M7的Cache差不多


好的，感谢大佬，我先看看。

into 发表于 2024-2-5 10:45:08

eric2013 发表于 2024-2-5 09:22
A9的我研究过一段时间，内容太多了。

ZYNQ双核A9的L1 Cache介绍，初步来看和M7的Cache差不多


大佬，你在Cache实战的教学视频里面说到。在讲GUIX的DMA2D搬运的时候提到，只有多总线访问地址才会有数据一致性的问题。那么如果我在GUIX的绘制函数里面不用DMA2D搬运，直接使用CPU操作显存是不是就不会有数据一致性的问题？还有一个问题，你提到WT模式下，读cache是打开的，所以要去处理读cache的一致性，那应该写cache的不需要处理。那为什么会在**draw**函数下使用SCB_Clean***函数来处理一致性？draw函数不是把数据写入到显存吗？
页: [1]
查看完整版本: Cortex-A7 Cache资料