官方例子中将HyperFlash中都是将其设置在133MHz下运行,我将其修改为166MHz了,应该没有什么安全隐患吧
这里不知道有没有安全隐患,HyperFlash是支持166MHz,修改后测试了下也没问题。另外,这里仅仅是设置了FlexSPI的时钟是166MHz,不了解boot ROM是否会设置外设FlexSPI前一级锁相环之类的配置,如果不设置的话,是没法保证FlexSPI工作在指定频率下。
如果这样的话,用户无意中在clock_config.c文件中将那个锁相环设置为不同的时钟频率,以供其它外设使用,这不就出问题了。
下面是FlexSPI可以由多个主时钟提供。
大神,据了解,这个频率其实就是BootROM定义的,配置成166MHz是安全的,只要板子设计没有时序问题 unknownuser 发表于 2018-5-8 10:43
大神,据了解,这个频率其实就是BootROM定义的,配置成166MHz是安全的,只要板子设计没有时序问题
大神帮忙看下这个帖子后面锁相环的问题。:handshake
不知道Boot ROM会使用哪一级锁相环。
以QSPI启动,上电后BootROM先初始化FlexSPI@30Mhz,读取XIP HEADER里的flash configuration,再重新初始化FlexSPI到HEADER里设定的频率。 alexyzhov 发表于 2018-5-8 11:01
以QSPI启动,上电后BootROM先初始化FlexSPI@30Mhz,读取XIP HEADER里的flash configuration,再重新初始化F ...
谢谢。
当前主要是想了解BootROM会让FlexSPI使用哪一级锁相环作为自己的时钟。当然,也可以调试状态排查寄存器看。 eric2013 发表于 2018-5-8 10:46
大神帮忙看下这个帖子后面锁相环的问题。
不知道Boot ROM会使用哪一级锁相环。
大神,ROM里应该是用的PLL3_PFD0。 unknownuser 发表于 2018-5-8 12:22
大神,ROM里应该是用的PLL3_PFD0。
谢谢:handshake
下午测试了下,将相关时钟打印了出来,在不初始化PLL3(USB1PLL)时候,boot ROM把相关的都配置了
kCLOCK_Usb1PllClk = 480000000Hz
kCLOCK_Usb1PllPfd0Clk = 261818172Hz
kCLOCK_Usb1PllPfd1Clk = 246857130Hz
kCLOCK_Usb1PllPfd2Clk = 332307684Hz
kCLOCK_Usb1PllPfd3Clk = 576000000Hz
页:
[1]