35513125 发表于 2020-2-3 00:06:33

请问外部时钟的用法

如果不用晶体,使用外部的时钟,电路图改如何设计?

eric2013 发表于 2020-2-3 15:33:21

正常情况下,给OSC_IN输入时钟即可

wuzz 发表于 2020-2-5 19:33:27

eric2013 发表于 2020-2-3 15:33
正常情况下,给OSC_IN输入时钟即可

请问哪里由参考电路可以学习下,rt1052的硬件手册有如下描述

2.XTALI/XTALO:如果系统中有外部24 MHz有源时钟时,则可不使用晶振。在这种情况下,XTALO必须由外部振荡器直接驱动,XTALI必须安装一个典型的负载电容。此强制时钟的逻辑电平不得超过NVCC_PLL电平。

(更具这个描述,外部时钟应该接入XTALO管脚,而XTALI是接电容接地? 之前用过的芯片,很少这样接的)


3.CCM_CLK1_P/ CCM_CLK1_N:提供了一个通用差分高速时钟输入/输出(LVDS I/O)。 可用于: • 将外部参考时钟馈送至PLL并进一步馈送到SoC内的模块。 • 输出内部SoC时钟,以便在SoC以外用作外设的参考时钟或功能时钟。

这个 差分对输入输出,难不成外供LVDS差分时钟,就能做系统时钟用?

eric2013 发表于 2020-2-5 20:12:51

wuzz 发表于 2020-2-5 19:33
请问哪里由参考电路可以学习下,rt1052的硬件手册有如下描述

2.XTALI/XTALO:如果系统中有外部24 MHz ...
1052好久不研究了,已经忘光了额,只要STM32有印象:
1、HSE外置晶振模式,高速外部 (HSE) 时钟可以使用一个 4 到 48 MHz 的晶振 / 陶瓷谐振振荡器产生:
https://img.anfulai.cn/dz/attachment/forum/201807/16/142302r6arzvop9loblrx9.png

2、HSE旁路的话,用户直接提供4-50MHz的时钟源即可,可以使用有源晶振或者FPGA提供时钟等方式
https://img.anfulai.cn/dz/attachment/forum/201807/16/143245r8a845s4xrw8b8ib.png


wuzz 发表于 2020-2-6 10:30:26

eric2013 发表于 2020-2-5 20:12
1052好久不研究了,已经忘光了额,只要STM32有印象:
1、HSE外置晶振模式,高速外部 (HSE)...

stm32系列的外部时钟我们以前是用起过的,1052的确实让人费解
我们板卡上有时钟多路分配器,再使用外置的晶体确实浪费pcb面积,面积这块我们很紧张
rt系列的芯片性能价格很吸引人,但对比stm32文档资料详尽程度感觉差了一点
感谢版主回复,我们再找找
页: [1]
查看完整版本: 请问外部时钟的用法