- ZYNQ 如何开启浮点运算加速器 (3篇回复)
- 【求助】zynq linux 下 AXI_GPIO 驱动如何编写 (1篇回复)
- SEGGER将推出embOS及其中间件玩转Zynq FPGA带的双核A9,已经在J-Trace Pro采用此方案 (1篇回复)
- 路径突然被改变了 (2篇回复)
- Vivado 2018.3安装后打开SDK报错及解决方案 (0篇回复)
- usb传输1024字节的整数倍,上位机的libusb无法接受 (5篇回复)
- Vivado2018.3下载安装和注册的注意事项 (11篇回复)
- ZYNQ的上电复位,系统复位,软件复位和调试复位 (0篇回复)
- FPGA和M3的FSMC通信(现在能正确读写,但是还不完善) (12篇回复)
- ZYNQ7020 LWIP 发送过块导致丢包 (5篇回复)
- GL Studio在Xilinx Kria KV260套件上同时展示医疗、工业,消费和汽车领域应用 (1篇回复)
- 求一个简单的ZYNQ的IAR工程示例 (3篇回复)
- 中国市场监管部门已经同意了AMD收购Xilinx,AMD预计将在2022年第一季度完成交易 (0篇回复)
- 看SEGGER的ZYNQ玩法是把整个工程加载到512KB的L2 Cache里面了,这玩法有点意思 (3篇回复)
- ZYNQ双核A9的SCU - Snoop Control Unit(2022-01-09) (4篇回复)
- 想写一个zynq BootLoader (3篇回复)
- Cortex -A9 NEON 技术手册 (0篇回复)
- ZYNQ双核A9开启MMU后内存访问步骤(2021-12-25) (5篇回复)
- ZYNQ的AXI接口,调试跟踪接口和其它接口(2021-12-25) (0篇回复)
- ZYNQ双核A9的MMU内存管理学习之页表条目Page Table Entry Fields,含类似M7内核的MPU内存管理(2021-12-24) (1篇回复)
- 【求助】Zynq 例化M3 SWD 可以识别,但无法进入debug 模式 (4篇回复)
- ZYNQ双核A9的MMU内存管理学习之Level 1 Page Tables和Level 2 Page Tables(2021-12-22) (1篇回复)
- 这几天没顾上研究ZYNQ,今天继续开始研究MPU内存管理问题(2021-12-21) (0篇回复)
- Zynq7000系列不同型号比较 (2篇回复)
- ZYNQ双核A9的MMU内存管理学习之基础介绍 (3篇回复)
- 开始ZYNQ双核A9的MMU内存管理单元研究 (3篇回复)
- ZYNQ双核A9的内存属性(共享Shareability,缓存Cache) (0篇回复)
- ZYNQ双核A9文档里面有个Mismatched Memory,不匹配内存类型,首次了解这个概念,之前M7没有这个 (0篇回复)
- ZYNQ双核A9的Memory Barriers(DMB,ISB,DSB),这个跟M7内核是一样的 (0篇回复)
- 【ZYNQ学习笔记】第2期,双核A9和FPGA的互联,引脚、接口等(2021-11-18) (9篇回复)
- IAR对ZYNQ双核A9的DSP性能增强,编译器自动支持NEON矢量优化 (7篇回复)
- ZYNQ双核A9的代码要在Normal Memory类型存储器,不可以在Strongly order和Device里面 (0篇回复)
- verliog,IEEE标准 (0篇回复)
- ZYNQ双核A9的L1 Cache介绍,初步来看和M7的Cache差不多 (7篇回复)
- ZYNQ双核A9内存的Device和Strongly Ordered模式区别 (0篇回复)
- ZYNQ双核A9的内存类型(Memory Ordering) (0篇回复)
- 普源1Gsps 100MHz 24M存储的双通示波器今天1200可拿下(普源,鼎阳,安泰信,汉泰,优利德,胜利,利利普等1Gsps比较) (7篇回复)
- 【ZYNQ学习笔记】第3期,关键章节之Cortex-A9内核深入了解学习(2021-11-22) (2篇回复)
- ZYNQ的L1 Cache支持的lockdown缓存锁功能 (0篇回复)
- 系统复位后,ZYNQ中Cache,MMU和SC状态 (0篇回复)