- 完整的QUARTUS建立,仿真,配置,下载流程(来自官方) (0篇回复)
- 阻塞和非阻塞的区别(用实例来说明) (0篇回复)
- QuartusII12.0安装与使用指南(来自iCore) (0篇回复)
- QUARTUS II中的RTL Viewer 和 Technology Map Viewer的区别 (2篇回复)
- 组合逻辑电路(2)--------译码器/数据分配器 (2篇回复)
- 组合逻辑电路(1)--------编码器 (1篇回复)
- ModelSim SE 10.1a 破解注意事项 (1篇回复)
- 时序逻辑电路(3)--------移位寄存器 (0篇回复)
- 时序逻辑电路(3)--------计数器 (0篇回复)
- 时序逻辑电路(2)--------触发器(D,JK,T,SR) (0篇回复)
- 时序逻辑电路(1)--------锁存器 (0篇回复)
- 组合逻辑电路的三种建模方式 (0篇回复)
- 组合逻辑电路中的竞争冒险 (0篇回复)
- 组合逻辑电路(5)--------算数运算(乘法器) (0篇回复)
- 组合逻辑电路(4)--------算数运算(加法器) (0篇回复)
- Verilog使用中的问题整理贴 (0篇回复)
- 组合逻辑电路(3)--------数据选择器 (0篇回复)
- Verilog经验谈(一) (5篇回复)
- CPLD570实验五:UART (5篇回复)
- CPLD570实验四:ADC (1篇回复)
- CPLD570实验三:数码管 (1篇回复)
- CPLD570实验二:按键滤波检测 (2篇回复)
- Verilog设计练习进阶(9)-------利用状态机的嵌套实现层次结构化设计 (1篇回复)
- Verilog设计练习进阶(8)-------利用有限状态机进行复杂时序逻辑的设计 (0篇回复)
- Verilog设计练习进阶(7)------- 在Verilog HDL 中使用任务(task) (1篇回复)
- Verilog设计练习进阶(7)------- 在Verilog HDL 中使用任务(task) (0篇回复)
- Verilog设计练习进阶(6)------- 在Verilog HDL 中使用函数 (1篇回复)
- Verilog设计练习进阶(5)-------用always块实现较复杂的组合逻辑电路 (2篇回复)
- Verilog设计练习进阶(3)-------利用条件语句实现较复杂的时序逻辑电路 (1篇回复)
- Verilog设计练习进阶(2)-------简单的时序逻辑设计 (1篇回复)
- Verilog设计练习进阶(1)-------简单的组合逻辑设计 (1篇回复)
- 时序逻辑电路(5)----------分频器 (2篇回复)
- 时序逻辑电路(5)----------分频器 (0篇回复)
- 时序逻辑电路(4)----------移位寄存器 (0篇回复)
- 时序逻辑电路(3)----------计数器 (1篇回复)
- 时序逻辑电路(2)----------触发器(D, JK, T, SR) (4篇回复)
- 时序逻辑电路(1)----------锁存器 (2篇回复)
- 组合逻辑电路(5)----- 算数运算(乘法器) (3篇回复)
- 组合逻辑电路(4)----- 算数运算(加法器 ALU 流水线) (6篇回复)
- 组合逻辑电路(3)-----数据选择器 (2篇回复)