组合逻辑电路(1)--------编码器

eric2013

       对于一个逻辑电路，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来的状态无关，
这种电路被定义为组合逻辑电路。特点如下：
（1）. 输入和输出之间没有反馈通路
（2）. 没有记忆性元件


1.1  普通编码器
       不能解决两个及其以上的输入有效时的编码处理。


1.2  优先编码器
       只对优先级最高的进行编码，但是还有一个问题，就是输入都是0的时候怎么区分出来。



1.3  Verilog实现优先编码器的例子
   1.3.1  用函数和 case 语句描述的编码器（不含优先顺序）



   1.3.2  8-3优先编码器




   1.3.3  用函数定义的8-3优先编码器