硬汉嵌入式论坛

 找回密码
 立即注册
查看: 2306|回复: 0
收起左侧

关于F407和F429的DAC输出阻抗和缓冲使能问题整理贴

[复制链接]

1万

主题

6万

回帖

10万

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
106685
QQ
发表于 2018-1-3 00:42:09 | 显示全部楼层 |阅读模式
使能了多缓冲后发现有失真问题,即满幅输出的时候有削顶和削底的问题,而禁止了输出阻抗有10KΩ左右,外接负载很容易造成分压。
F429的手册中对于DAC的几个关键特性说明如下:
1.  开启缓冲的时候,外接的负载阻抗最小得是5KΩ。
2.  禁止缓冲的时候,DAC输出阻抗最大可达15KΩ,比如要实现1%精度的输出,外接负载阻抗至少得是1.5MΩ。
3.  开启缓冲的时候,最小输出电压0.2V,最大Vdda - 0.2V,这个应该是造成削顶问题的根本原因。
4.  禁止缓冲的时候,最小输出电压的典型值是0.5mV,最大输出是Vref - 1LSB。基本正好满幅输出,所以效果比较好。

数据手册中给的关键参数
QQ截图20180103003541.jpg
缓冲和外接负载框图
QQ截图20180103003615.jpg


禁止缓冲时,满幅输出效果比较漂亮:
QQ截图20180103004056.jpg

使能缓冲时,满幅输出效果,出现削顶问题:
QQ截图20180103003959.jpg

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|Archiver|手机版|硬汉嵌入式论坛

GMT+8, 2024-4-29 16:46 , Processed in 0.257678 second(s), 28 queries .

Powered by Discuz! X3.4 Licensed

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表