EPM7032SLC44-10N特征详细介绍

pepi_猪_uRyI8

EPM7032SLC44-10N特征详细介绍

特征
■基于第二代MAX⑤架构的高性能，基于EEPROM的可编程逻辑器件（PLD）
■通过MAX 7000S器件中可用的内置IEEE Std.1149.1连接测试操作组（JTAG）接口实现5.0-Vin系统可编程性（ISP） - 与IEEE Std.1532兼容的ISP电路
■包括5.0-VMAX 7000设备和基于5.0-V ISP的MAX 7000S设备
■MAX 7000S器件内置JTAG边界扫描测试（BST）电路，具有128个或更多宏单元
■完成EPLD农场，逻辑密度范围为600至5,000个可用门（见表1和表2）
■5 ns引脚至引脚逻辑延迟，具有高达175.4 MHz的计数器频率（包括互连）
■提供符合PCI标准的设备
■MAX 7000S器件的漏极开路输出选项
■可编程宏单元触发器，具有单独的清除，预置，时钟和时钟使能控制
■可编程节能模式，每个macrocel1减少50％以上
■可配置的扩展器产品配置，每个宏单元最多允许32个产品
■44to 208销在塑料J引线芯片个载体可用（PLCC），陶瓷销GID armay（PGA），塑料四边扁平封装（PQFP），功率四方扁平封装（RQFP），和1.0-RMM薄型四方扁平封装（ TQFP）包装Progarmumable安全位，用于保护专有设计
■3.3V或5.0V操作
-MultiVolt T / 0接口操作，允许器件与3.3 V或5.0 V器件接口（44引脚封装不提供MultiVolt I / O操作）
-Pin兼容低压MAX 7000A和MAX7000B器件
■MAX 7000E和MAX 7000S器件具有增强功能
- 六个引脚或逻辑驱动输出使能信号
- 两个全局时钟信号，可选irvert
- 增强的互连资源，以提高可路由性
- 来自I / 0的dedlicated路径提供的快速输入设置时间
引脚到宏单元寄存器
- 可编程输出摆率控制
■Altera用于基于Windows的PC和Sun SPARCstation以及HP 9000系列700/800工作站的开发系统提供的软件设计支持和自动布局布线