LAN8720调试过程中遇到的坑

huangjun · 发表于 2019-11-25 15:21:09

因为项目需要开始研究LAN8720，还没有仔细研究芯片手册就根据网上能找到的原理图画了第一版电路
TIM截图20191125150711.png

调试整整花了我2天半，期间多亏硬汉哥的耐心解答。下面是我调试过程中遇到的一些坑

1、TPTX、TORX脚的滤波电容不能过大，过大会导致信号失真。以至于通信失败
TIM截图20191125150919.png

2、LED2/NINTSEL需要通过10k电阻接地，否则refclko没有时钟输出

TIM截图20191125151457.png

3、RXER/PHYAD0需要接可靠电平，上拉或者下拉，上拉地址1，下拉地址是0
网上很多图上没有做配置
TIM截图20191125151621.png

硬件工作正常时，LAN8720的 6脚VDDCR 输出电压1.2V 14脚REFCLKO输出50MHZ

以上就是我这次调试踩过的坑

eric2013 · 发表于 2019-11-25 15:35:04

非常感谢分享。

huangjun · 发表于 2019-11-26 14:00:24

eric2013 发表于 2019-11-25 15:35
非常感谢分享。

踩坑记录

pjzmj2012 · 发表于 2021-1-26 10:38:49

我的VDDCR 输出电压0.6V 是怎么回事儿

PeterYu · 发表于 2021-4-16 17:49:53

谢谢分享，学习学习。

PeterYu · 发表于 2021-4-16 17:50:37

谢谢分享，学习学习。

ztrx · 发表于 2021-5-6 19:30:17

TPTX、TORX脚电容没接, RXER/PHYAD0脚空, 通信正常,没发现什么问题

dsl1784 · 发表于 2021-6-9 10:03:55

非常好的帖子，干硬件到处都是坑，少一个咱们就多活一会儿。

eggplant886 · 发表于 2022-1-16 21:17:41

我这边工作也不正常，能协商到100Ｍ速度，但是输出时钟不是50Ｍ，而是5Ｋ，感觉很奇怪，还在排查。

eggplant886 · 发表于 2022-1-16 21:41:37

eggplant886 发表于 2022-1-16 21:17
我这边工作也不正常，能协商到100Ｍ速度，但是输出时钟不是50Ｍ，而是5Ｋ，感觉很奇怪，还在排查。

弄错了，输出50M没有问题。
示波器观察时时间轴不够小，余晖太多便暂停后回看，看到的都是假的波形，不断放大时间精度就能看到。

kber3627 · 发表于 2022-4-12 21:48:00

pjzmj2012 发表于 2021-1-26 10:38
我的VDDCR 输出电压0.6V 是怎么回事儿

请问这个问题找到原因了吗

		自动登录	找回密码
密码			立即注册

[ETH PHY] LAN8720调试过程中遇到的坑