记录帖，隔离型高速P型输出设计

LY_Bear

这个帖子将用来总结这些天在设计隔离型高速P型输出的一些经验，以供网友借鉴！


设计要求：
①、在大约2.7~3K的阻性负载下输出规整的方波
②、P型输出
③、兼容12V、24V电源

设计工具:
①、 LTSpice

仿真电路：

实际中，隔离器采用CA-IS3740Lx系列，一定不能是Hx系列！一定不能是Hx系列！一定不能是Hx系列！
隔离器在5V下最大输出电流仅有4mA。

设计要点：
①、NMOS的耐压与PNP管必须保持一致
②、NMOS的必须尽可能容易开启，最好选用SOT-523或723封装的NMOS
③、NMOS下拉电阻选大一些，比如100K
④、PNP基极限流电阻选电阻封装功耗的80%以下计算，尽可能让PNP管接近饱和或达到饱和状态
⑤、PNP管的输出电容要尽可能小
⑥、PNP管的特征频率要尽可能高
⑦、PNP上拉电阻过大会导致波形下降沿变缓甚至波形完全失真；过小会导致上升沿变缓甚至开关失效
⑧、尽可能减小PCB走线输出电容
⑨、适当减小输入方波的占空比可修正输出方波占空比为50%，可使得低电平更明显

设计结果：
24V下

12V下


总结：
P型输出相对于N型输出缺点为高速输出应用下元件数量多，设计考虑点多；
其优点是在低速应用下，比N型输出更节省元件，不需要内部给被隔离侧供电。

新手设计，如有不妥，欢迎指正" />

ghslfgkkl88

好评，收藏一下。

LY_Bear

实际测试，MCU输出50%占空比方波。
输出端子接在PLC高速输入端子上所得波形图如下图