硬件IIC和硬件SPI存在被中断打断的风险吗？

magicoctoier · 发表于 2020-7-16 23:11:16

软件模拟IIC和SPI存在中断打断的风险，造成读写错误的问题。但是硬件IIC和硬件SPI呢？

eric2013 · 发表于 2020-7-17 09:07:09

都有，关键还是看所操作设备的是电平敏感还是边沿敏感，如果是边沿敏感，基本没有影响。

像I2C那种低速设备，只要中断不是时间太长，再配置每次应答容错，基本都没有问题。

caicaptain2 · 发表于 2020-7-17 13:47:59

硬件SPI可以配置成DMA发送，就不会被中断打断了。

eric2013 · 发表于 2020-7-17 14:43:41

一楼的回复不全面，一楼是针对软件SPI和软件I2C说的。

而硬件SPI，硬件I2C，基本随便使用，随便被打断。因为用户写入的bit之间是不会被打断的，只是不同字节（半字或者字）之间的数据有被打断的问题，这个完全不用担心。

因为外接的设备，基本不限制各个字节什么时候发过来。

magicoctoier · 发表于 2020-7-17 15:34:58

eric2013 发表于 2020-7-17 14:43
一楼的回复不全面，一楼是针对软件SPI和软件I2C说的。

而硬件SPI，硬件I2C，基本随便使用，随便被打断。 ...

对，其实就是写或读每个bit时，时序是否会被打断？软件的是存在这样的风险的，所有应该关闭中断。但是硬件的按理应该是没有关系的。是否正确？

eric2013 · 发表于 2020-7-17 15:46:01

magicoctoier 发表于 2020-7-17 15:34
对，其实就是写或读每个bit时，时序是否会被打断？软件的是存在这样的风险的，所有应该关闭中断。但是硬 ...

对，是这样的。

关于软件模拟还是我1楼的那个观点。

emwin · 发表于 2020-7-19 13:54:51

如果SPI或I2C的做主机，没有时序问题，这两个种接口都是同步通信。做从机的话，外设收发字节是硬件实现，数据处理要确保及时性就可以，不是不能被中断。

KMF126 · 发表于 2020-7-20 11:19:41

打断也没关系，只要时间不要太长，数据还是会通过时钟一个一个打过来，除非你发送的数据被刷新了或者被改变了。iic 是时钟的高电平采用，所以SCL 几十个ms都没事的， spi 也是通过scl 边沿来采样的，打断没关系，要发送的数据不要被刷新改变就行

78028048 · 发表于 2020-7-24 07:56:34

不管软件还是硬件被中断又有什么关系呢只要管脚电平不变随便中断
如果管脚复用做其他事情被中断就完犊子了

		自动登录	找回密码
密码			立即注册

[有问必答] 硬件IIC和硬件SPI存在被中断打断的风险吗？