STM32H743/H750的Y版和V版芯片ADC的主频区别

eric2013

现在的新版STM32H743/H750数据手册里面有V版和Y版两个电气特性章节。

1、Y版电气特性章节
这个再我们V7开发板BSP驱动手册里面讲解的非常清楚：

STM32H7工作在400MHz，ADC使用AHB做时钟源，超频是不可避免的。

ADC1和ADC2位于200MHz的AHB1总线时钟，而ADC3位于200MHz的AHB4下。

看下面的截图，ADC可以选择如下两类时钟源：



200MHz最低的四分频后是50MHz，不能再低了。而ADC数据手册限制最高是36MHz，也就是说已经超频了。




使用AHB作为时钟源的好处就是同步触发效果好




2、V版芯片，参考手册个地方已经有个强制二分频了，怎么玩都不会超频了

sil

请问，我现在Vban CUbe里时钟树配置72M，然后2分频就是36M，但实际ADC采样时间是我理论算的2倍。是不是就是这个强制2分频的原因啊。谢谢

eric2013

sil 发表于 2023-5-6 15:41
请问，我现在Vban CUbe里时钟树配置72M，然后2分频就是36M，但实际ADC采样时间是我理论算的2倍。是不是就是 ...

对，是这样的，硬件上2分频了，主要是之前有超频问题

sil

eric2013 发表于 2023-5-6 17:08
对，是这样的，硬件上2分频了，主要是之前有超频问题

找了两天没发现问题，而且发现ST官网的中文站点手册只有V3，切换英文才有V8。太坑了。lz

eric2013

sil 发表于 2023-5-9 14:11
找了两天没发现问题，而且发现ST官网的中文站点手册只有V3，切换英文才有V8。太坑了。lz

中文手册一般配的都是早期的老版本。

BinSh

这里的时钟源由adc_hclk变为adc_sclk了，系统时钟是AHB时钟的两倍，所以还是会超频，ST这ADC设计是翻车了吗。。。

BinSh

时钟源变为sclk了，而sclk是480mhz，所以还是超频了，st这adc设计是翻车了吗...

sssuuu

BinSh 发表于 2024-8-9 22:41
时钟源变为sclk了，而sclk是480mhz，所以还是超频了，st这adc设计是翻车了吗...

sclk应该是HSI或HSE这些的吧