用四个NMOS组成两路桥式电流采样电路，看着费劲，谁来讲解一下。为什么这样做？目的何在呢？

QWE4562009

用四个NMOS组成两路桥式电流采样电路，看着费劲，谁来讲解一下。为什么这样做？目的何在呢？

xdh873939316

怎么看着像是一个恒流源电路，这里的2个NMOS并联，感觉像是应用在大电流场景中，平均分摊电流，减少散热作用（用一个的话，电流大，温度高）。
你看看我的理解对不对：
L1_EN 用来使能端，Vg为控制端，
当，L1_EN为高电平时，三极管导通，Q17基极接地，Vg控制端起效。
当，L1_EN为低电平时，三极管不导通，Vg控制端无效。
Vg 为高电平时，Q2,Q3管子并联，处于放大区，用来控制恒流源的稳定。。。
（PS:纯属个人理解）

CheneyY

作图看着有些奇怪，Q8Q9、Q11Q12分别是一对并联的MOS，大电流场合应用一般会这么搞，为了减小单管发热，提高系统冗余。P4和P2看着可能是接电机或者继电器这种大电流的器件？看电流传感器的画法也能猜到是走大电流了（图里应该是直接用导线代替了，如果没理解错的话）。
我的理解是图里面Q8Q9与Q11Q12之间应该是串了个采样电阻，但是没体现出来，上面一路也是一样的。控制逻辑和上面老哥讲的一样，VGS有了以后下面的MOS导通，采样电阻一端接地，一端接运放。这运放是个同相加法器，两路电流采样的电压值在运放同相端叠加后输入，运放输出接的是U1，估计是给ADC采样了。
（个人理解）

QWE4562009

xdh873939316 发表于 2024-11-7 17:03
怎么看着像是一个恒流源电路，这里的2个NMOS并联，感觉像是应用在大电流场景中，平均分摊电流，减少散热作 ...

用上面两个MOS并联就行了   下面又并联了两个  然后再和上面那两个NMOS串联  也没有看到采样电阻   这是什么情况？利用了NMOS本身的内阻作为采样电阻？这样不准的吧？康铜丝采样电阻更准  价格也不贵啊（PS：这是供应商给的PDF原理图  是给我们供PCBA的  问了很久一直不愿意给原理图更加没有PCB文件！有没有可能是供应商故弄玄虚？欲盖弥彰？障眼法？防止我们拿到文件摆脱它？）

CheneyY

QWE4562009 发表于 2024-11-11 11:51
用上面两个MOS并联就行了   下面又并联了两个  然后再和上面那两个NMOS串联  也没有看到采样电阻   这是 ...

也有可能是PCB上通过一定宽度的走线来做采样电阻，消费电子往死里扣成本有这么搞的

QWE4562009

CheneyY 发表于 2024-11-11 21:22
也有可能是PCB上通过一定宽度的走线来做采样电阻，消费电子往死里扣成本有这么搞的

那个不可能

CheneyY

QWE4562009 发表于 2024-11-12 17:33
那个不可能

有PCBA的话可以看看采样电阻在哪