调试LCD显示界面的时候出现不稳定性横向偏移

Leaf缘

如题，调试时发现lcd一会显示正常，一会就偏移，求大神指点大概是哪方面问题？
正确界面图片如下，可以看到四角黑方块对应：

正确时的显示位置

以下均为偏移显示界面

偏移显示

偏移显示

eric2013

可能是场同步，行同步以及时钟的极性问题，你切换高低电平极性配置看看。

极性问题会导致显示的时候错位

袁文杰

出现同样的问题，发现是sdram问题。SDRAM的主频太高。

        CLOCK_InitSysPfd(kCLOCK_Pfd2, 29);        // 28 = 169MHz (失败）  29 = 163MHz （OK） 32 = 148MHz
        CLOCK_SetMux(kCLOCK_SemcMux, 1);
        CLOCK_SetDiv(kCLOCK_SemcDiv, 1);

这样就好了，但好像USB又用不了。

emwin用SDRAM用作运行内存时也跑死机。

  /* Assign work memory area to emWin */
    GUI_ALLOC_AssignMemory((void *)GUI_MEMORY_ADDR, GUI_NUMBYTES);

liuyawei

我的RT1052也遇到了同样的问题，上电后大部分情况下正常，20%的概率下图发生横向偏移，头疼中，上来问问硬汉老师

eric2013

liuyawei 发表于 2019-6-26 14:04
我的RT1052也遇到了同样的问题，上电后大部分情况下正常，20%的概率下图发生横向偏移，头疼中，上来问问硬 ...

这个问题还真不太清楚了。

castellan

分辨率多少？

liuyawei

我的分辨率是320*240

liuyawei

castellan 发表于 2019-6-28 19:45
分辨率多少？

我的分辨率是320*240

liuyawei

这是我的图

Leaf缘

liuyawei 发表于 2019-6-26 14:04
我的RT1052也遇到了同样的问题，上电后大部分情况下正常，20%的概率下图发生横向偏移，头疼中，上来问问硬 ...

我的已经解决了，大概调整了这几个部分，SDRAM时钟，LCD时序，LCD时钟，LCD时钟是根据时序算出来的值去配的，我的分辨率是1024*768

Leaf缘

liuyawei 发表于 2019-7-1 17:24
这是我的图

跟我之前情况一样，横向偏移，具体原因我其实还是搞不太明白，我没有时序资料，都是按照偏移的概率去调的

Leaf缘

袁文杰 发表于 2019-6-20 20:58
出现同样的问题，发现是sdram问题。SDRAM的主频太高。

        CLOCK_InitSysPfd(kCLOCK_Pfd2, 29);        // 28 = 16 ...

是的，我也做了SEMC_CLK的调整，现在显示稳定了，我调到了132M,过高的话，我NAND读写会有问题，我想单独调低NAND时钟，发现不起作用，调整SEMC_CLK才行，我usb读写倒是没有问题，可能是因为用的不是同一个。emwin目前可以正常跑，freertos+emwin。
  CLOCK_SetMux(kCLOCK_SemcMux, 1);         /* Select 528_pfd2 as semc root clk */
  CLOCK_SetMux(kCLOCK_SemcAltMux, 0);
  CLOCK_InitSysPfd(kCLOCK_Pfd2,18); //528*18/PFD2 = 9504/PFD2
  CLOCK_InitUsb1Pfd(kCLOCK_Pfd1,35);
  CLOCK_SetDiv(kCLOCK_SemcDiv, 3);        /* 3-div 4 =132M*/

Leaf缘

eric2013 发表于 2019-6-7 11:48
可能是场同步，行同步以及时钟的极性问题，你切换高低电平极性配置看看。

极性问题会导致显示的时候错位

谢谢硬汉，是时序及时钟问题

liuyawe_R6ilq

Leaf缘 发表于 2019-7-5 09:03
是的，我也做了SEMC_CLK的调整，现在显示稳定了，我调到了132M,过高的话，我NAND读写会有问题，我想单独 ...

根据你的配置，我解决了我的问题，谢谢各位。我分析了一下：
CLOCK_SetMux(kCLOCK_SemcMux, 0);时，SDRAM时钟为432/4=108MHz,Periph_clk output will be used as SEMC clock root,这个应该时主时钟
CLOCK_SetMux(kCLOCK_SemcMux, 1);时，SDRAM时钟为528/4=132MHz,1 SEMC alternative clock（PLL2 PFD2） will be used as SEMC clock root,这个应该为可供选择的时钟。

两种我都试了一下，都可以。各位，我的LCD时钟为27MHz，那么sdram的时钟会是27Mhz的倍数较好么？这样不会产生相位延迟？

gossip

Leaf缘 发表于 2019-7-5 09:03
是的，我也做了SEMC_CLK的调整，现在显示稳定了，我调到了132M,过高的话，我NAND读写会有问题，我想单独 ...

楼主你好，我最近也在调试LCD，出现跟你一样的问题，请问是哪里问题导致的，是SDRAM的时钟太高了吗？