西部数据发布SweRV RISC-V核心源代码

eric2013

消息：https://abopen.com/news/western-digital-releases-swerv-risc-v-core-source-code/

Apache 2.0授权，允许任何人运行，试验或修改其实现。

此举旨在将其存储器产品从专有内核转移到免费开放式指令集架构。

开源出来的代码是Verilog版，同时配套在Verilator，Synopsys和Cadence构建模型的快速入门指南。