H750VBT6的ADC采样频率，换算得到的频率和采集的正弦波频率差了一倍

HuSanKeke

ADC采用的异步64MHZ的时钟源，分辨率是16位，异步分频32，设置的采用时间是32.5个ADC时钟周期，这样按照公式算下来的转换时间是8.5+32.5=41个ADC时钟周期，ADC的时钟频率为64M/32=2MHZ。
所以一个ADC时钟周期是0.5us，转换时间为0.5*41=20.5us。
我让ADC采样一个1KHZ的正弦波，那么就是1000us一个周期，ADC采集1000/20.5（约48）个点为一个正弦波周期。我在ADC中断中读取数值到数组，结果发现25个点左右就已经采集了一个周期的值。

这样的话，说明ADC采样频率与理论相比降低了一倍。
请问这会是什么问题导致的呢？

HuSanKeke

eric2013

V版硬件芯片的ADC在硬件设计上强制做了二分频，楼主的程序注意这个问题了没

HuSanKeke

eric2013 发表于 2021-1-21 11:27
V版硬件芯片的ADC在硬件设计上强制做了二分频，楼主的程序注意这个问题了没

这个我不知道啊，是H7系列的芯片都会这样吗

eric2013

HuSanKeke 发表于 2021-1-21 11:31
这个我不知道啊，是H7系列的芯片都会这样吗

对，早期的Y版没有做二分频，现在的V版硬件芯片做了。

HuSanKeke

eric2013 发表于 2021-1-21 13:40
对，早期的Y版没有做二分频，现在的V版硬件芯片做了。

这个型号应该就是V版的，在右边写着一个V。
这个点确实没注意过，又在硬汉学到了新知识，感谢！