DMA不会触发Cache，故应无效而非Clean

fengxin32 · 发表于 2022-2-21 09:50:14

我将IRAM3的Cache关掉，用DMA传输ADC数据到IRAM3，串口再从IRAM3读数据。
在DMA传输完成，SCB_CleanDCache_by_Addr后，串口发出的数据，前部80字节都是0，需要使用SCB_InvalidateDCache_by_Addr才能正常。

后来想了想，Cache在CPU核和总线桥之间，DMA是不会触发Cache的，如果Clean，就把Cache中的数据覆盖到DMA传输的数据上了，而此时Cache
中的数据是CPU初始化buf时写入的0，所以串口读出的buf前部是0.
这里应该无效，使CPU直接从RAM中读数据。

eric2013 · 发表于 2022-2-21 10:00:41

总结来说就是，DMA传输前，需要将数据刷到实际缓冲地址，需要Clean操作。

DMA传输后，需要读取最实际缓冲地址最新数据，需要无效化操作。

cctv180 · 发表于 2022-2-21 12:36:26

可以看看管理基于 CortexM7 的 MCU 的高速缓存一致性.pdf 里面有例子有图

fengxin32 · 发表于 2022-2-21 15:10:18

eric2013 发表于 2022-2-21 10:00
总结来说就是，DMA传输前，需要将数据刷到实际缓冲地址，需要Clean操作。

DMA传输后，需要读取最实际缓 ...

传输前，如果CPU对BUF进行初始化，就需要Clean，如果没操作，那就不必要。
DMA不会触发Cache。

fengxin32 · 发表于 2022-2-21 17:17:18

cctv180 发表于 2022-2-21 12:36
可以看看管理基于 CortexM7 的 MCU 的高速缓存一致性.pdf 里面有例子有图

能把文档传上来么？谢谢o(￣▽￣)ｄ

eric2013 · 发表于 2022-2-21 17:25:47

fengxin32 发表于 2022-2-21 15:10
传输前，如果CPU对BUF进行初始化，就需要Clean，如果没操作，那就不必要。
DMA不会触发Cache。

准确的说是将CPU写到Cache里面的最新数据刷到实际地址空间。CPU得这部分数据有更新，就刷，没更新不用刷。

emwin · 发表于 2022-2-22 09:26:56

你已经关闭了SRAM3的D-Cache，不应该有楼主说的的逻辑，可能配置有点问题。

emwin · 发表于 2022-2-22 09:28:06

参考文档：AN4839 Level 1 cache on STM32F7 Series and STM32H7 Series

fengxin32 · 发表于 2022-2-22 15:47:41

emwin 发表于 2022-2-22 09:26
你已经关闭了SRAM3的D-Cache，不应该有楼主说的的逻辑，可能配置有点问题。

哦，描述有点问题，AD数据是DMA到AXI，程序把数据塞到IRAM3的串口BUF

cctv180 · 发表于 2022-2-22 19:03:53

fengxin32 发表于 2022-2-21 17:17
能把文档传上来么？谢谢o(￣▽￣)ｄ

[Cache] TB3195管理基于 CortexM7 的 MCU 的高速缓存一致性
https://www.armbbs.cn/forum.php?mod=viewthread&tid=110577
早就传过了，有中英文版本，demo 我也写过

fengxin32 · 发表于 2022-2-23 10:08:07

cctv180 发表于 2022-2-22 19:03
[Cache] TB3195管理基于 CortexM7 的 MCU 的高速缓存一致性
https://www.armbbs.cn/forum.php?mod=viewt ...

谢谢，(●'◡'●)

		自动登录	找回密码
密码			立即注册

[MPU] DMA不会触发Cache，故应无效而非Clean