关于非对齐内存访问异常的问题

wanglehui_12

最近工程软件运行中崩溃，分析原因是： An unaligned access error has occurred (CFSR.UNALIGNED)



找到这个技术笔记：
Accessing Unaligned Data | IAR Systems

提到了通过 SCB->CCR的控制位UNALIGN_TRP，可以启停该异常生成(HardFault)

如果程序中有非对齐内存访问，并关闭了该异常使能，程序的运行逻辑能保证正常吗？

备注：起源是大量使用了 #pragma pack(1)定义的结构体

eric2013

不能，像硬件浮点什么的，都是不支持非对齐访问的。

wanglehui_12

硬汉你好：
针对这个议题，我做了个Test Case：

1） 清理  SCB->CCR的控制位UNALIGN_TRP，关闭异常生成(HardFault)
2） 设计非对齐结构体

typedef __packed struct
{
    uint8_t  b1;
    float    f1;
    uint16_t s1;
    float    f2;
} TestType;

3）测试非对齐访问

_test[0].f1 = 123.456f;
_test[1].f2 = 123.456f;
calc_res = _test[0].f1 * _test[1].f2;

测试结果是正常的，截图如下：

ghslfgkkl88

不知道编译器能不能设置对齐长度，这样方便很多。

wanglehui_12

ghslfgkkl88 发表于 2022-10-11 11:04
不知道编译器能不能设置对齐长度，这样方便很多。

我的使用场景是禁止编译做对齐优化，但必须保证逻辑正确，
对齐、填充这是编译器的常规优化，没有特殊指定编译器做得很好了

wdliming

干嘛非要非对齐操作呢？直接傻瓜式的读取字节信息然后合并就不会出现这种问题啊

ghslfgkkl88

wdliming 发表于 2022-10-11 11:14
干嘛非要非对齐操作呢？直接傻瓜式的读取字节信息然后合并就不会出现这种问题啊

那是因为你没碰到大数据结构的场合，举个最简单的例子：
struct
{
    u32  u32Data;
    u8    u8Status;
}test[ 5000 ];

对齐和非对齐，内存占用相差接近15K，单片机有多少个15K？当然，你可能会杠为什么要放到结构体里面？每个数据单独放就好了。这个就是数据结构的领域了

h_007

__packed结构体的使用场景，一般用于多机通讯，传输数据的非本地环境
1. 数据串行化，将结构体打包成数组（__packed没有填充位）
2. MCU1发送一个数组，MCU2接收一个数组，具体硬件传输是UART串口，Ethnet，或者SPI什么的，
3. 发送跟接收不是本机，MCU构架也不一样，可能是arm，avr，c51什么的，
4. 接收时，用memcpy函数，配合offsetof结构体赋值，把数组还原成结构体，
5. 注意打包/还原时的大小端问题，一般默认是MSB

wanglehui_12

h_007 发表于 2022-10-11 11:29
__packed结构体的使用场景，一般用于多机通讯，传输数据的非本地环境
1. 数据串行化，将结构体打包成数组 ...

总结的对，这就是我的使用场景，概括之，基于字节流的序列化和反序列化

h_007

对于大型结构体的offsetof用法，不熟悉的朋友，可以参考Linux Kernel的list.h，足够详细，网上也有大量注释

wdliming

h_007 发表于 2022-10-11 11:29
__packed结构体的使用场景，一般用于多机通讯，传输数据的非本地环境
1. 数据串行化，将结构体打包成数组 ...

写的非常好

eric2013

wanglehui_12 发表于 2022-10-11 10:55
硬汉你好：
针对这个议题，我做了个Test Case：

这个测试很有意义，浮点的地址是分别是多少。还有就是硬件浮点是否参与了进来。

如果用户仅通过关闭对齐异常触发，就可以正常使用硬件浮点非对齐，这里里面应该有坑，否则ARM手册会直接表示硬件浮点可以使用非对齐访问。

需要更多场景的批量测试验证才能下结论。

wanglehui_12

eric2013 发表于 2022-10-12 17:58
这个测试很有意义，浮点的地址是分别是多少。还有就是硬件浮点是否参与了进来。

如果用户仅通过关闭 ...

（1）我的测试平台是 CortexM7核的
（2）FPU开启了，双精度的
（3）float数据地址是奇数
（4）关闭异常使能，结果是OK

硬汉你好，这是我新测试的结果

emwin

数据结构等显式的编译器会自动处理，但自己写的部分要避免非对其访问

WALL_E

从汇编上看，先把奇地址的浮点数读取到R0 R1这样的通用寄存器中，再读取到S0 S1的FPU寄存器中。非字节对齐访问只发生在到R0 R1的地方。不知我的理解是否正确。

eric2013

wanglehui_12 发表于 2022-10-13 17:20
（1）我的测试平台是 CortexM7核的
（2）FPU开启了，双精度的
（3）float数据地址是奇数

谢谢测试，也许真的行，后面可以试试多任务等场景下，多个任务刷浮点是否正常。
另个M7有个经典非对齐问题，后面也可以试试。

石锤内存访问不支持非对齐是否STM32H7的硬件bug
https://www.armbbs.cn/forum.php?mod=viewthread&tid=94562

eric2013

WALL_E 发表于 2022-10-14 09:18
从汇编上看，先把奇地址的浮点数读取到R0 R1这样的通用寄存器中，再读取到S0 S1的FPU寄存器中。非字节对齐 ...

对，主要就是LDM, STM, LDRD, STRD等指令的对齐访问。

frank117

保持4字节对齐，养成好习惯吧

cumtjdxcz

在双机通信中，从规约数据帧中取数据，然后直接强转成结构体指针访问，会出现非对齐访问错误

frank117

cumtjdxcz 发表于 2022-10-14 14:34
在双机通信中，从规约数据帧中取数据，然后直接强转成结构体指针访问，会出现非对齐访问错误

嗯，通信数据前面的控制字节也许很不巧，刚好不是4的整数倍。
这种情况下如果要4字节操作，能想到的一种方法是先malloc一个4字节对齐的数组，复制过去，再操作新数组。操作完后free数组。
不知道有没有别的更好的办法

h_007

frank117 发表于 2022-10-14 23:36
嗯，通信数据前面的控制字节也许很不巧，刚好不是4的整数倍。
这种情况下如果要4字节操作，能想到的一种 ...

多机通讯的非本地外来数据，结构体成员一般用memcpy+offset来赋值（注意大小端）
就是说，外来数据一般抽象为n个byte的数组，意味着数组的下标0~（n-1）有特殊的意义，需要仔细设计（需要考虑不同硬件构架，不同的编译器等等），重点是逻辑的正确性：序列化和反序列化结果的一致性

eric2013

今天测试了下H7的，有些情况，屏蔽不了。
SCB->CCR &= ~SCB_CCR_UNALIGN_TRP_Msk;

p=(uint32_t *)0x24000003;
*p = 1000;

查了下，它会强行的弹异常。

hjhj7591418

struct
{
    u32  u32Data;
    u8    u8Status;
} test[5000];
这种非对齐的结构体数组, 先计算出目标成员的内存地址, 然后用memcpy把这个成员拷贝到栈上, 采用(读-修改-写)的操作进行操作, 大家看这样可行不?

我也遇到这种问题, 今天看到有人讨论还是挺高兴的.