设为首页收藏本站
切换到窄版

硬汉嵌入式论坛

 找回密码
 立即注册
硬汉嵌入式论坛»首页 › 硬件设计 › ZYNQ/FPGA/CPLD › 组合逻辑电路(4)--------算数运算(加法器)
返回列表 发新帖
查看: 3453|回复: 0
收起左侧

组合逻辑电路(4)--------算数运算(加法器)

[复制链接]
eric2013

1万

主题

6万

回帖

10万

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
107122
QQ
发表于 2013-9-15 20:23:27 | 显示全部楼层 |阅读模式
       半加器和全加器是算术运算电路中的基本单元， 他们是完成一位二进制数相加的一种组合逻辑电路。
1.png

2.png


4.1  Verilog例子
     4.1.1.  模为 60 的 BCD 码加法计数器
3.png

4.png

4.1.2.  加法计数器中的进程
5.png

6.png

4.1.2.  8 位并行加法器
7.png

微信公众号：点击此处扫描图片关注
B站视频：https://space.bilibili.com/678329477         
淘宝小店：https://anfulai.taobao.com/
H7-TOOL：H7-TOOL固件2.25发布，高速仿真器，1拖4/16脱机烧录，LUA小程序，I2C/SPI主从，CMSIS-SVD解析，RTOS Trace，RTT，CAN/CANFD，串口/485/232，示波器，信号发生器，Modbus主从，CANopen/J1939/OBD解析等高速USB免驱一条龙，板载WiFi和以太网支持局域网和外网控制（2024-02-23）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|Archiver|手机版|硬汉嵌入式论坛

GMT+8, 2024-5-19 05:17 , Processed in 0.155610 second(s), 28 queries .

Powered by Discuz! X3.4 Licensed

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表