研究HyperFlash，发现跨页读取的时候会有一个延迟插入，不知道这个对于HyperFlash做XIP有影响

eric2013

unknownuser

如果硬要计算这个cross boundary 的这个3个cycle的latency，按166MHz的时钟算，大概影响了18ns，考虑到FlexSPI有一个1024 字节的AHB buffer,可能可以消除这种影响

eric2013

unknownuser 发表于 2018-5-17 14:16
如果硬要计算这个cross boundary 的这个3个cycle的latency，按166MHz的时钟算，大概影响了18ns，考虑到Flex ...

，有个缓冲会给力很多。

另外，这里有一点没太看懂那个手册，他这里的初始延迟是每次都有还是仅首次使用的时候才有，后面仅有跨页延延迟的影响

unknownuser

eric2013 发表于 2018-5-17 14:25
，有个缓冲会给力很多。

另外，这里有一点没太看懂那个手册，他这里的初始延迟是每次都有还 ...

初始延迟是每一次传输都有的（CS的 一次  ````\______/``````算一次传输)

eric2013

unknownuser 发表于 2018-5-17 14:43
初始延迟是每一次传输都有的（CS的 一次  ````\______/``````算一次传输)

非常感谢大神帮忙解答。

如果这样的话，当HyperFlash以XIP方式工作的时候，应该不会是每条指令都这么读取一次，估计每次都提前准备好一批缓存起来等待执行。不知道这么理解是不是正确。
   关于XIP的工作方式，不那个文档上面有相关的介绍。

unknownuser

eric2013 发表于 2018-5-17 15:31
非常感谢大神帮忙解答。

如果这样的话，当HyperFlash以XIP方式工作的时候，应该不会是每条指令都这么 ...

开启 I-Cache, D-Cache, 以及这个AHB buffer，应该能大幅减少频繁读FLASH的操作，但是既然是cache，总有miss的时候，所以具体的应用开发的时候，估计还是要做好性能优化，据说HyperFLASH上跑TouchGFX的demo，在合理的配置好 FlexSPI的相关功能，开启cache的情况下，能追上板载SDRAM的性能。

eric2013

unknownuser 发表于 2018-5-17 16:06
开启 I-Cache, D-Cache, 以及这个AHB buffer，应该能大幅减少频繁读FLASH的操作，但是既然是cache，总有m ...

板载SDRAM的性能更挫，大神可能不了解，因为RT仅支持16位SDRAM，之前坛友在TCM里面刷SDRAM写速度（相当于Cache全加载测试）才到200MB/S，读相比写还有一个CL延迟参数，性能更挫，能上150MB/S就已经很厉害了。没有Cache的作用，仅仅可以发挥到几十MB的速度。

morning_enr6U

这个ECC的特性，是怎么去用呢？ 需要单独开启ECC功能，并在运行中不断检测吗？ 硬汉大哥，这点不是很清楚，请教一下。

yxydoctor

mcu外置sdram本身就是个玩笑，且大且蠢且憨。要么内置个8MB，要么支持DDR，要么支持8线psram或hyperram。