STM32H7使用LWIP为什么必需要使能DCACHE，同时必需使用AXIRAM?

MicroStone

一直没有搞清楚为什么STM32H7使用LWIP为什么必需要使能DCACHE，同时必需使用AXIRAM作为系统主存储区？麻烦各位坛友给予解惑。

eric2013

1、为了加速，因为使用400MHz主频的TCM时，以太网控制器是无法访问的，其它RAM空间主频只有200MHz。
2、不限制主RAM必须是AXI RAM，主RAM也可以是TCM，工程里面仅需为以太网描述符和收发缓冲区单独配置空间即可。

而CubeMX里面这么限制，主要是因为它提供的配置里面只有发送描述符，接收描述符和接收缓冲区，还有发送缓冲区没有指定地址，这就比较尴尬，怕用户整错，直接限制使用连续RAM空间最大的AXI SRAM。

以我们的LWIP例子为例，我是主RAM使用速度最高的TCM，而描述和缓冲区全部配置到D2域的SRAM3



LwIP网络教程开始更新，使用MDK的RTE环境开发，配套RTX5和FreeRTOS两个版本，更新至第7章（2019-12-12）
http://www.armbbs.cn/forum.php?m ... 5874&fromuid=58
(出处: 硬汉嵌入式论坛)